Российские учёные ускорили проектирование устойчивых сетей для микрочипов
Исследователи из НИУ ВШЭ разработали новый алгоритм, который значительно ускоряет проектирование отказоустойчивых сетей для микрочипов. Этот метод, основанный на восьми локальных подходах, позволяет ускорить процесс формирования соединений между вычислительными блоками в 16–22 раза. Результаты работы были опубликованы в пресс-службе университета. Об этом сообщает Ferra.
Алгоритм помогает находить альтернативные маршруты передачи данных при повреждении узлов, при этом длина найденных путей отличается от оптимальной всего на 1,64%, даже при наличии множества дефектов. Как отметил руководитель Учебной лаборатории систем автоматизированного проектирования МИЭМ ВШЭ Александр Романов, принцип работы алгоритма аналогичен автомобильному навигатору, который ищет объезд при закрытии дороги.
В основе нового алгоритма лежит объединение восьми локальных методов, которые ранее приводили к избыточно длинным путям. Ученым удалось решить эту проблему, интегрировав подходы. В будущем данная технология может ускорить разработку микропроцессоров, способных функционировать в сложных условиях и с высокой толерантностью к производственным дефектам. В планах разработчиков провести испытания алгоритма на реальных микросхемах и оценить его влияние на энергопотребление и скорость передачи данных.
«Принцип работы алгоритма можно сравнить с работой автомобильного навигатора. Если привычная дорога перекрыта, система сразу ищет объезд. Мы планируем проверить алгоритм на реальных микросхемах и посмотреть, как он влияет на энергопотребление и скорость передачи данных», — добавил Александр Романов.
